View Artikel Ilmiah
Kembali| NIM (Student Number) | H1C010005 |
|---|---|
| Nama Mahasiswa | PRADITYA WISNU YOGA PRATAMA |
| Judul Artikel | DESAIN, IMPLEMENTASI DAN PERBANDINGAN ALGORITMA DETEKSI RADAR CA, CAGO DAN CASO CFAR PADA FPGA |
| Abstrak | Dalam Pendeteksian dalam sistem radar sering kali terjadi masalah pada penentuan target yang mengalami sebuah perbedaan dalam penerimaan sinyal. Dalam bidang deteksi sistem radar, algoritma Constan False Alarm Rate (CFAR) dapat mengatur treshold adaptif sesuai dengan tingkat intensitas dasar. Beberapa contoh prosesor cfar yaitu ' Cell Average ' ( CA ) cfar, ' Greatest Of' ( GO ) cfar, dan ‘Smallest Of’' (SO) CFAR. Setiap tipikal CFAR sendiri memiliki kelebihan dan kelemahan masing-masing sehingga agar lebih baik pada efektifan pendeteksian maka terdapat beberapa pengembangan dari tipikal CFAR. Seperti CAGO CFAR dan CASO CFAR dengan pengembangan dari CA CFAR dengan tipe CFAR yang lain. Sehingga mendapatkan hasil pendeteksian target yang lebih efektif dan efisien dari CFAR. Dan dengan mengimplementasikan CFAR pada FPGA dengan menggunakan Quartus agar dapat mengetahui kapasitas dari tiap tipikal CFAR yang akan diteliti. Pada penggunaan FPGA Stratix II GX terdapat Adaptive Look-UP Table (ALUT) sebagai pengganti elemen logika. Dari hasil penelitian yang dilakukan didapat bahwa jumlah ALUT yang dibutuhkan pada detektor CA CFAR yaitu 805 sedangkan untuk CAGO dan CASO CFAR ALUT yang digunakan sebanyak 813 dari total ALUT sebanyak 27.104. Untuk laju data pada detector CAGO dan CASO CFAR sebanyak 684,63 x 106 lebih cepat dibandingkan dengan CA CFAR sebanyak 751,11 x 106. Dengan pemakaian Equivalent Logic Elemen pada CA CFAR sebanyak 1006 elemen logic dan pemakaian equivalent logic elemen pada CAGO dan CASO CFAR sebannyak 1016 elemen logic. Sedangkan Frekuensi Maksimum pada detector CA CFAR bernilai 233,37 Mhz dan frekuensi maksimum yang dihasilkan dari detector CAGO dan CASO CFAR sebesar 213,95 Mhz. |
| Abstrak (Inggris) | There is so many errors in detection system in determining a target having a differential in receiving signal on Doppler Effect in detection. In the detection system, CFAR logarithm can adjust the adaptive threshold depend on the basic intensity. Some examples of CFAR processor is ' Cell Average' (CA) CFAR, 'Greatest Of' (GO) CFAR, and 'Smallest Of' '(SO) CFAR. Each of CFAR has both advantages and disadvantages which make some development in CFAR for a better function. For example, CAGO CFAR and CASO CFAR with the development from CA CFAR with other CFAR types. Those development make the detection more effective and efficient. Thus, by implementing CFAR on FPGA using Quartus in order to determine the capacity of each CFAR which will be investigated. On the use of fpga stratix ii gx there are adaptive look-up table ( alut ) as a substitute for a logic element.From the research conducted by acquired that the number of alut needed on a detector ca cfar namely 805 while for cago and caso cfar alut used as many as 813 of the total alut as many as 27.104. To the rate of data on detector cago and caso cfar as many as 684,63 x 106 faster than ca cfar as many as 751,11 x 106.Equivalent to the use of logic element on ca cfar as many as 1006 logic element and use of equivalent logic element on cago and caso cfar as many as 1016 logic element. While the maximum frequency on detector ca cfar worth 233,37 mhz and the maximum frequency resulting from detector cago and caso cfar of 213,95 mhz. |
| Kata Kunci | CFAR, Adaptive Look-Up Table (ALUT), Laju Data, Equivalent Logic Elemen, Frekuensi Maksimum |
| Nama Pembimbing 1 | Imron Rosyadi.S.T.,M.Sc. |
| Nama Pembimbing 2 | Agung Mubyarto.S.T.,M.T. |
| Tahun | 2014 |
| Jumlah Halaman | 11 |
Page generated in 0.0542 seconds.